如今，多内核处理器正日益成为解决蜂窝基站功率与性能难题的常用有效工具。

    虽然无线领域中最受青睐的应用仍然是语音，但是数据正紧随其后，迅速成为热门的3G应用，而且随着运营商对诸如移动WiMAX（IEEE 802.16e） 和长期演进 （LTE） 等 4G 技术的部署，数据的这种发展势头还将持续下去。在电子邮件、Web 浏览、音乐下载以及机器对机器 （M2M） 的应用中，所有数据流量都会增加每个收发器基站 （BTS） 或节点 B （Node B） 的工作量，在城市地区尤为如此。

    在为BTS调制解调器应用开发片上系统（SoC） 的过程中，这些工作量会为芯片设计人员带来新的挑战。一个主要问题是基带处理器平台，在该平台上多内核处理器正日益成为平衡功率与性能的高效率通用工具。

    对于3G与4G BTS 应用而言，理想的解决方案应采用具备片上加速器的多内核数字信号处理器 （DSP），从而避免采用 FPGA 或微处理器的麻烦。多内核平台能够降低研发成本并同时加速开发与上市进程，尤其在用于软件可编程平台时更为如此，因而可支持多种应用并形成可扩展解决方案以支持各种外形尺寸，进而使 BTS 厂商直接受益。

    此外，理想的解决方案还可包含高性能接口，如用于网络连接的千兆位以太网，片上开放式基站架构项目（OBSAI），通用公共无线电广播接口（CPRI） 天线接口等，以支持通过底板与 RF 收发器卡或者远程无线电广播前端 （RRH）的连接， 同时也能实现 DSP 间连接与 RapidIO 的直接连接。图 1 对部分选择进行了说明。

    图1支持通过底板与RF 收发器卡或者远程无线电广播前端 (RRH) 的连接，同时也能实现 DSP 间连接与 RapidIO 的直接连接的接口选项

    电源问题是众多移动基础局端厂商及其供应商升级至多内核设计的主要原因。随着BTS工作负载的不断增加，鉴于所需功率与散热，仅仅简单地提高DSP 频率已不再是可行的解决方案。而取代更高性能DSP的首选方案将是采用多核设计。例如，如果系统需要 DSP 提供 3GHz 性能，那么最理想的选择是采用三个运行频率均为 1GHz， 并采用单个 DSP 封装的内核。这种设计可以同时满足电源与性能的要求。

    另一个针对高性能DSP的低功耗技术是TI 的 SmartReflex？ 技术，其可以同时降低静态与动态功耗，并且可同时保持指定的器件性能。TI 的 Smart Reflex 需要考虑众多技术因素，如基于制造工艺的专用器件硅芯片特性以及热参数等。这样可有效降低 DSP 的功耗，同时保持性能目标 —— 当前 TCI6488 为 1GHz，是集成了 Smart Reflex 技术的 DSP 之一。

    新灵活性

    由于DSP变得更为强大，因此它们能够完成以前需要辅助元件（如通用处理器、RISC处理器以及FPGA 等）才能完成的任务。如 TI的 TCI6488 等最新的多内核 DSP 具有足够强大的能力来处理基带卡中的所有任务。由于消除了不必要的组件并进而降低了材料清单 （BoM） 成本，因而其可以直接改进厂商的账本底线并增强竞争优势。此外，避免采用高功耗的 FPGA 还有助于系统设计人员充分满足效率要求。

    例如，在TCI6488等多内核处理器中，系统设计人员可以安排单个DSP 内核来负责 MAC 处理（以前需要独立的 RISC 处理器），而让其他的 DSP 内核来管理 PHY 处理与其他功能。通过同时支持同一平台中的 MAC 与 PHY 层处理，TCI6488 还可以优化设计过程。根据各自的策略以及内部能力，厂商可以采用 TI 提供的多功能库，然后集成在一起创建其自己的独特解决方案，也可以与 TI 的第三方合作伙伴携手开发完整的交钥匙解决方案。