光口PHY在端口上还是在光模块上？——从800G架构讲起

在高速网络（尤其是 400G / 800G）时代，有一个经典却极易被误解的问题：光口的 PHY，到底长在设备端口上，还是长在光模块里？

在 1G / 10G 时代，这个问题并不显眼；但到了 800G，它已经变成一个牵涉系统架构、功耗、成本与可维护性的核心设计问题。

本文以 800G PHY 的工作原理为主线，逐层拆解它的内部结构，把这个问题彻底讲清楚。

一句话总结：PHY 是“分布式”的——一半在设备主板（交换芯片）上，一半在光模块内部。

换句话说，只要记住这句口诀：

“电 PHY 在板上，光 PHY 在模块里。”

至于这条“分界线”究竟画在哪里，看完下面的逐层拆解，你就明白了。

我们先把 IEEE 802.3df 标准里的 800G 物理层拆开来看。

先做一个小的概念澄清：从 OSI 参考模型看，800G 物理层相关部分包括 RECONCILIATION（协调子层）、PCS、PMA、PMD 等子层；而 800GMII 和 MDI 是两个关键“接口”，并不是子层。严格来说，IEEE 定义的 PHY（物理层设备）只包含 PCS、PMA、PMD 三个子层——不过这并不妨碍今天的讨论。下面沿数据发送方向，逐层解析每个部分的功能与作用。

图 1 800G 物理层在 OSI 参考模型中的位置

它是 MAC 与 PHY 之间的“翻译官”：把 MAC 输出的串行比特流，映射为 800GMII 接口上的并行数据（每个时钟周期 64 bit 数据 + 8 bit 控制信号），同时负责 Local Fault / Remote Fault 等链路状态信号的传递。

800GMII 是一个 64-bit 位宽的逻辑接口。按发送方向简单算一笔账：

800 Gb/s ÷ 64 bit = 12.5 GHz

也就是说，如果“老老实实”用单倍 64-bit 位宽，时钟需要跑到 12.5 GHz，工程上几乎不可实现。因此实际芯片普遍采用 N × 64-bit 的逻辑并行方式来实现 800GMII——例如 16 × 64-bit = 1024-bit 位宽，此时时钟只需 781.25 MHz，工程难度大幅下降。

PCS 是 800G PHY 里“戏份”最重的子层，可以把它理解为数据上高速前的“编组站”。值得一提的是，800G PCS 内部包含 flow0、flow1 两条完整的处理流，每条 flow 都相当于一套完整的 400G PCS 结构——可以说，800G 就是两个 400G“合体”而来。

以发送方向为例，数据依次经过以下步骤：

1. 64B/66B 编码：把 800GMII 的 64-bit 数据编码为 66-bit block，并交替分配给 flow0 和 flow1；

2. 256B/257B 转码：每 4 个 66-bit block 合并转码成 1 个 257-bit block，压缩冗余开销；

3. 加扰（Scramble）：随机化比特流，避免长连 0 或长连 1；

4. 对齐标记插入（Alignment insertion）：在各条 PCS lane 中周期性地插入对齐标记，供接收端完成 lane 同步、去偏斜与数据重组；

5. Pre-FEC 分发：把连续 40 个 257-bit block（共 10280 bit）按 10 bit 一个 symbol，交替分发给 mA、mB 两路（各 514 个 symbol）；

6. FEC 编码：对 mA、mB 分别做 RS(544,514) 编码，得到 cA、cB（各 544 个 symbol）。多出的 30 个校验 symbol 让接收端可以自动纠错，显著降低误码率；

7. 分发与交织：cA、cB 按 10-bit symbol 交织后，分发到各自 flow 的 16 条 PCS lane（两条 flow 共 32 条 PCS lane）。

图 2 800G PCS 内部结构（flow0 / flow1 双流）

PMA 的任务是“车道合并”：把 32 条并行的 PCS lane 聚合成 8 条高速 PMA lane，并把比特流调制成 PAM4 信号——每条 lane 的速率为 106.25 Gb/s（波特率 53.125 GBd），也就是业界常说的“112G SerDes”这一代。

• 800GAUI-8：主机与光模块之间的电接口，共 8 条物理 lane。设备端口（主板侧）PCS + 32:8 PMA 输出的信号，就是通过它送进光模块的；

• 8:8 PMA：光模块内部的 PMA。以 800GBASE-DR8 为例，电口和光口都是 8 条 lane，一一对应，所以是 8:8。

图 3 以 800GAUI-8 为例的主机-模块 PMA 结构

PMD 是“电光转换的最后一棒”：驱动激光器，把 PMA 送来的电信号调制成光信号，送上光纤。

MDI 定义了光模块与光纤对接的机械与光学规范——简单来说，就是模块上那个插光纤的“口子”（如 MPO-16、双 LC 等）。

拆解到这里，答案已经呼之欲出。在典型的 800G 架构中，光口 PHY 以 800GAUI-8（主机-模块电接口）为分界线：

•设备主板（交换芯片）一侧：PCS + 32:8 PMA，也就是“电 PHY”；

•光模块一侧：8:8 PMA（模块内 DSP / Retimer）+ PMD，也就是“光 PHY”。

一张表看明白：

表1 800G 光口 PHY 各子层的功能与实现位置

所以，下次再有人问你“PHY 在端口还是在模块上”，你可以优雅地回答他：

“在传统网络架构里，它主要在主板端口上；但在 AI 与大模型催生的 800G 高速时代，为了对抗物理极限，PHY 被一分为二——主板端口上有它的化身（电 PHY），光模块内部有它的灵魂（光 PHY）。它们跨越空间携手，撑起了今天智算中心 800G 的全速狂飙。”

面对智算中心网络架构向 800G 演进的技术浪潮，测试设备的精度与覆盖度，直接决定了基础设施的交付质量。信而泰推出的 800G 测试仪基于先进的 FPGA 架构设计，旨在为光模块、交换机及核心路由器提供严苛的验证环境。

图 4 信而泰 X5-800G 测试仪

信而泰 800G 测试仪具备专业的 L2-L3 层流量生成与分析能力：

• 支持大规模路由交换协议仿真与 AI 流量仿真；

• 支持 RFC 2544 / RFC 2889 / RFC 3918 等基准测试；

• 覆盖功能测试、性能测试、长期稳定性与可靠性测试，为 800G 网络设备与光模块的研发、生产与交付保驾护航。

图 5 信而泰网络测试产品家族

从 400G 到 800G，再到正在路上的 1.6T，PHY 的“分体式”设计只会越来越普遍。看懂了 PHY 在哪里，也就看懂了高速互连架构演进的方向。