首页|滚动|国内|国际|运营|制造|监管|原创|业务|技术|报告|测试|博客|特约记者
手机|互联网|IT|5G|光通信|LTE|云计算|芯片|电源|虚拟运营商|移动互联网|会展
首页 >> 热点技术 >> 正文

3纳米芯片面积比5纳米产品缩小35% 耗电量减少50%

2020年1月6日 14:35  手机中国  作 者:任泽宇

三星电子副会长李在镕近日参观正在开发“全球第一个3纳米级半导体工艺”的韩国京畿道华城半导体工厂,并听取了关于3纳米工艺技术的报告,他还与三星电子半导体部门社长团讨论了新一代半导体战略。

据了解,三星电子计划利用极紫外光刻(EUV)工艺,提高在7纳米以下精细工程市场的份额。3纳米级半导体工艺计划首先应用到三星的晶圆代工(foundry)工程之中。三星计划明年下半年在全球最早实现3纳米级芯片的批量生产。

三星电子将在最新的3纳米工程中使用不同于其他工程的新一代工艺“GAA”。三星电子负责半导体产业的部门表示,基于GAA工艺的3纳米芯片面积可以比最近完成开发的5纳米产品面积缩小35%以上,耗电量减少50%,处理速度可提高30%左右。

编 辑:章芳
免责声明:刊载本文目的在于传播更多行业信息,不代表本站对读者构成任何其它建议,请读者仅作参考,更不能作为投资使用依据,请自行核实相关内容。
相关新闻              
 
人物
闻库:5G按下快进键 开始走近大家的生活
精彩专题
MWC19 上海 - 智联万物
2019年世界电信和信息社会日大会
中国电信5G创新合作大会
2019年世界移动大会
CCTIME推荐
关于我们 | 广告报价 | 联系我们 | 隐私声明 | 本站地图
CCTIME飞象网 CopyRight © 2007-2017 By CCTIME.COM
京ICP备08004280号  电信与信息服务业务经营许可证080234号 京公网安备110105000771号
公司名称: 北京飞象互动文化传媒有限公司
未经书面许可,禁止转载、摘编、复制、镜像