华为申请“三进制逻辑门电路”相关专利，提高信息密度和计算效率

4 月 7 日消息，国家知识产权局信息显示，华为技术有限公司 3 月 18 日公布了一项名为“三进制逻辑门电路、计算电路、芯片以及电子设备”的专利，公开号为 CN119652311A，申请日期为 2023 年 9 月 18 日。

专利摘要显示，本申请提供一种三进制逻辑门电路、计算电路、芯片以及电子设备，本申请提供的三进制逻辑门电路可以实现输入逻辑值的加 1、减 1。基于该三进制逻辑门电路，利用三值逻辑的 27 种单变量函数，将该三进制逻辑门电路应用于三进制逻辑电路中，可以实现简化三进制逻辑电路的结构的目的，可以减少三进制逻辑电路中的晶体管数量，降低三进制逻辑电路的功耗，以及提高三进制逻辑电路的计算效率。

IT之家附专利文件背景技术信息：

随着大数据时代的到来，处理庞大的数据量要求芯片具有更高的计算性能。目前通过简单地缩小晶体管的尺寸来提高芯片的计算性能变得更加困难，因此需要通过设置大规模的集成电路，达到提高芯片的计算性能的目的，但是大规模的集成电路会带来更高功耗以及互联复杂度。

三进制逻辑是利用三值逻辑来提高信息密度，三进制逻辑能够超越二进制逻辑的计算性能，因此三进制逻辑电路的计算性能高于二进制逻辑电路的计算性能。三进制逻辑门电路是构成三进制逻辑电路的基础单元，因此三进制逻辑门电路的设计至关重要。