首页|滚动|国内|国际|运营|制造|监管|原创|业务|技术|报告|测试|博客|特约记者
手机|互联网|IT|5G|光通信|LTE|云计算|芯片|电源|虚拟运营商|移动互联网|会展
首页 >> 快讯 >> 正文

台积电2024年将量产2纳米工艺晶体管

2020年9月25日 07:05  IT之家  

IT之家9月25日消息 据wccftech报道,台湾半导体制造公司(TSMC)在2nm半导体制造节点的研发方面取得了重要突破:台积电有望在2023年中期进入2nm工艺的试生产阶段,并于一年后开始批量生产。

目前,台积电的最新制造工艺是其第一代5纳米工艺,该工艺将用于为iPhone 12等设备构建处理器。

台积电的2nm工艺将采用差分晶体管设计。该设计被称为多桥沟道场效应(MBCFET)晶体管,它是对先前FinFET设计的补充。

台积电第一次作出将 MBCFET 设计用于其晶体管而不是交由晶圆代工厂的决定。三星于去年 4 月宣布了其 3nm 制造工艺的设计,该公司的 MBCFET 设计是对 2017 年与 IBM 共同开发和推出的 GAAFET 晶体管的改进。三星的 MBCFET 与 GAAFET 相比,前者使用纳米线。这增加了可用于传导的表面积,更重要的是,它允许设计人员在不增加横向表面积的情况下向晶体管添加更多的栅极。

IT之家了解到,台积电预计其 2 纳米工艺芯片的良率在 2023 年将达到惊人的 90%。若事实如此,那么该晶圆厂将能够很好地完善其制造工艺,并轻松地于 2024 年实现量产。三星在发布 MBCFET 时表示,预计 3nm 晶体管的功耗将分别比 7nm 设计降低 30% 和 45% 并将性能提高 30%。

编 辑:值班记者
免责声明:刊载本文目的在于传播更多行业信息,不代表本站对读者构成任何其它建议,请读者仅作参考,更不能作为投资使用依据,请自行核实相关内容。
相关新闻              
 
人物
联通沃云康楠:做云计算市场的新锐追赶者
精彩专题
专题报道丨2020年世界电信和信息社会日
专题报道丨山至高处人为峰,中国5G信号覆盖珠穆朗玛
专题报道丨助力武汉"战疫",共铸坚强后盾
2019年信息通信产业盘点暨颁奖礼
CCTIME推荐
关于我们 | 广告报价 | 联系我们 | 隐私声明 | 本站地图
CCTIME飞象网 CopyRight © 2007-2020 By CCTIME.COM
京ICP备08004280号  电信与信息服务业务经营许可证080234号 京公网安备110105000771号
公司名称: 北京飞象互动文化传媒有限公司
未经书面许可,禁止转载、摘编、复制、镜像